

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 2月28日

出 願 番 号 Application Number:

特願2003-054449

[ST. 10/C]:

[ J P 2 0 0 3 - 0 5 4 4 4 9 ]

出 願 人
Applicant(s):

セイコーエプソン株式会社

2003年11月21日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

EP-0414901

【提出日】

平成15年 2月28日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/10

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

前村 公博

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100090479

【弁理士】

【氏名又は名称】

井上 一

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090387

【弁理士】

【氏名又は名称】 布施 行夫

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090398

【弁理士】

【氏名又は名称】 大渕 美千栄

【電話番号】 03-5397-0891

# 【手数料の表示】

【予納台帳番号】 039491

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9402500

【プルーフの要否】 要



### 【書類名】 明細書

# 【発明の名称】 不揮発性半導体記憶装置

### 【特許請求の範囲】

【請求項1】 行方向及び列方向に複数のメモリセルが配設されて構成されたメモリセルアレイを有し、

前記メモリセルアレイは、

前記行方向に沿って前記複数のメモリセルを共通接続して連続形成された複数のソース線拡散層と、

複数のビット線拡散層と、

前記複数のビット線拡散層の各々を素子分離する複数の素子分離領域と、

複数のワードゲート共通接続部と、を有し、

前記複数のメモリセルの各々は、前記ソース線拡散層と、前記ビット線拡散層と、前記ソース線拡散層及び前記ビット線拡散層間のチャネル領域と、前記チャネル領域と対向して配置されたワードゲート及びセレクトゲートと、前記ワードゲートと前記チャネル領域との間に形成された不揮発性メモリ素子とを含み、

前記列方向で隣り合う2本の前記ワードゲートの間には、前記複数のビット線 拡散層の各々がそれぞれ設けられ、

前記複数のワードゲート共通接続部の各々は、前記複数の素子分離領域の少なくとも1つの上層にて、前記2本のワードゲート同士を共通接続し、

前記複数のワードゲート共通接続部の上層には、複数のワードゲート用配線が設けられ、前記複数のワードゲート用配線の少なくとも一つと、前記複数のワードゲート共通接続部の少なくとも一つとを接続するワード線接続部が形成されていることを特徴とする不揮発性半導体記憶装置。

# 【請求項2】 請求項1において、

前記列方向で隣り合う2本の前記セレクトゲートの外側に、各1本の前記ワードゲートが設けられ、前記各1本の前記ワードゲートは、互いに前記ワードゲート共通接続部により接続されることを特徴とする不揮発性半導体記憶装置。

【請求項3】 請求項1または2において、



前記複数のワードゲート共通接続部の各々は、前記列方向で隣り合う2つの前 記セレクトゲートを覆う絶縁体と、前記絶縁体上に設けられた前記2本のワード ゲートを共通接続する導電体とを、有することを特徴とする不揮発性記憶装置。

# 【請求項4】 請求項3において、

前記絶縁体は、前記不揮発性メモリ素子と同一材料を延在形成することにより 形成されていることを特徴とする不揮発性記憶装置。

# 【請求項5】 請求項1~4のいずれかにおいて、

前記列方向の同一線上に沿って、前記ワードゲート共通接続部が複数形成されていることを特徴とする不揮発性記憶装置。

# 【請求項6】 請求項1~5のいずれかにおいて、

前記複数のワードゲート共通接続部の各々と、それと前記行方向において隣り合う前記素子分離領域と、の間には、前記複数のビット線拡散層の各々と複数のビット線の各々とを接続するビット線接続部を有する。

## 【発明の詳細な説明】

### [0001]

### 【発明の属する技術分野】

本発明は、ワードゲート及びセレクトゲートにより制御される不揮発性メモリ 素子を備えた不揮発性半導体記憶装置に関する。

#### [0002]

#### 【背景技術】

不揮発性半導体記憶装置の一例として、チャネルとゲートとの間のゲート絶縁膜が、酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜の積層体からなり、窒化シリコン膜に電荷がトラップされるMONOS (Metal-Oxide-Nitride-Oxide-Semiconductorまたは-substrate)型が知られている。

#### [0003]

MONOS型不揮発性半導体記憶装置として、1つの選択ゲートと、1つの制御ゲートにより制御される不揮発性メモリ素子 (MONOSメモリ素子)を備えたMONOSフラッシュメモリセルが開示されている。 (例えば、特許文献1、特許文献2、特許文献3及び特許文献4参照)



## 【特許文献1】

特開平6-181319号公報

【特許文献2】

特開平11-74389号公報

【特許文献3】

米国特許5408115号明細書

【特許文献4】

米国特許5969383号明細書

[0005]

【発明が解決しようとする課題】

本発明は、レイアウト面積の小さい不揮発性半導体記憶装置を提供することを 目的とする。

[0006]

【課題を解決するための手段】

本発明の不揮発性半導体記憶装置は、

行方向及び列方向に複数のメモリセルが配設されて構成されたメモリセルアレイを有し、前記メモリセルアレイは、前記行方向に沿って前記複数のメモリセルを共通接続して連続形成された複数のソース線拡散層と、複数のビット線拡散層と、前記複数のビット線拡散層と、複数のワードゲート共通接続部と、を有し、前記複数のメモリセルの各々は、前記ソース線拡散層と、前記ビット線拡散層と、前記ソース線拡散層及び前記ビット線拡散層間のチャネル領域と、前記チャネル領域と対向して配置されたワードゲート及びセレクトゲートと、前記ワードゲートと前記チャネル領域との間に形成された不揮発性メモリ素子とを含み、前記列方向で隣り合う2本の前記ワードゲートの間には、前記複数のビット線拡散層の各々がそれぞれ設けられ、前記複数のワードゲート共通接続部の各々は、前記複数の素子分離領域の少なくとも1つの上層にて、前記2本のワードゲート同士を共通接続し、前記複数のワードゲート共通接続部の上層には、複数のワードゲート用配線が設けられ、前記複数のワードゲート共通接続部の上層には、複数のワードゲート用配線が設けられ、前記複数のワードゲート共通接続部の上層には、複数のワードゲート用配線が設けられ、前記複数のワードゲート共通接続部の上層には、複数のワードゲート用配線が設けられ、前記複数のワードゲート用配線が設けられ、前記複数のワードゲート共通接続部の上層には、複数のワードゲート用配線が設けられ、前記複数のワードゲート用配線が設けられ、前記複数のワードゲート用配線が設けられ、前記複数のワードゲート



ードゲート用配線の少なくとも一つと、前記複数のワードゲート共通接続部の少なくとも一つとを接続するワード線接続部が形成されている。

### [0007]

これにより、前記ソース線拡散層を素子分離せずに、前記2本のワードゲート を接続することができる。

### [0008]

前記列方向で隣り合う2本の前記セレクトゲートの外側に、各1本の前記ワードゲートを設けることができる。前記各1本の前記ワードゲートを、互いに前記ワードゲート共通接続部により接続することができる。

#### [0009]

前記複数のワードゲート共通接続部の各々は、前記列方向で隣り合う2つの前 記セレクトゲートを覆う絶縁体と、前記絶縁体上に設けられた前記2本のワード ゲートを共通接続する導電体とを、有することができる。

### [0010]

前記絶縁体は、前記不揮発性メモリ素子と同一材料を延在形成することにより 形成することができる。これにより、プロセス工程を増やすことなく、前記絶縁 体を形成することができる。

#### [0011]


前記列方向の同一線上に沿って、前記ワードゲート共通接続部が複数形成されることができる。これにより、記憶装置のアドレス制御方法が複雑化してしまうことを回避することができる。

### $[0\ 0\ 1\ 2]$

前記複数のワードゲート共通接続部の各々と、それと前記行方向において隣り合う前記素子分離領域と、の間には、前記複数のビット線拡散層の各々と複数のビット線の各々とを接続するビット線接続部を有することができる。これにより、無駄なく前記メモリセルが配置された前記メモリセルアレイを構成することができる。

#### [0013]

#### 【発明の実施の形態】



### [0014]

(全体構成とメモリブロック)

図1は、本実施形態の全体構成を表すブロック図である。メモリセルアレイ4000は、行方向X及び列方向Yに沿って配列された複数のメモリセル410(後に図示する)を備える。また、メモリセルアレイ4000は、複数のメモリブロック400を備える。各メモリブロック400は複数のメモリセル410(後に図示する)で構成される。電源回路100からは複数種の電圧が発生される。発生された複数種の電圧は、複数の電圧供給線により各メモリブロック400へ供給される。また、メモリセルアレイ4000は、メモリセルアレイ4000中のビット線60(後に図示する)を駆動するビット線駆動部(図示せず)を備える。

### [0015]

図2は、メモリブロック400の一部を示した回路図である。メモリブロック400は、複数のワード線50、複数のビット線60、複数のセレクト線70、複数のソース線80及び複数のメモリセル410を備える。また、メモリブロック400は、ワード線駆動部(図示せず)、セレクト線駆動部(図示せず)及びソース線駆動部(図示せず)を備える。図2中で点線で丸く囲まれた部分は、メモリセル410の一つを示す。

### [0016]


メモリセル410は、セレクトゲート411、ワードゲート412及びONO 膜413を有する。メモリセル410の構造については、後に詳細を述べる。

#### [0017]

ワード線駆動部(図示せず)は、メモリブロック400内のすべてのワード線50を駆動する。複数のワード線50の各々は、メモリブロック400内の行方向Xに沿って配置された複数のメモリセル410のワードゲート412を共通接続する。

#### [0018]

セレクト線駆動部(図示せず)は、メモリブロック400内のすべてのセレク



### [0019]

ソース線駆動部(図示せず)は、メモリブロック400内のすべてのソース線80を駆動する。複数のソース線80の各々は、メモリブロック400内の行方向Xに沿って配置された複数のメモリセル410のそれぞれのソース線拡散層SLD(後に図示する)を共通接続する。

## [0020]

ビット線駆動部(図示せず)は、メモリブロック400内のすべてのビット線60を駆動する。複数のビット線60の各々は列方向Yに、複数のメモリセル410のそれぞれのビット線拡散層BLD(後に図示する)を共通接続する。

#### [0021]

図3は、メモリブロック400の一部について、各層の接続関係、位置関係が模式的に表された平面図である。符号900は素子分離領域(例えばSTI(Shallow-Trench-Isolation))を表し、符号CNTはコンタクトを表す。符号55はワードゲート共通接続部を表す。また、符号ALAは第1配線層を表し、符号ALBは第2配線層を表し、符号ALCは第3配線層を表す。なお、各配線層ALA~ALCのうち、第1配線層が基板に一番近い配線層である。

#### $[0\ 0\ 2\ 2\ ]$

複数のワード線50が第3配線層ALCとして、行方向Xに沿って形成されている。ワード線50は例えば金属で形成することができる。また、複数のワードゲート412は、基板414上に絶縁膜(例えば酸化シリコン膜)を介して、行方向Xに沿って延在形成されている。ワードゲート412は、例えば導電体(ポリシリコン)で形成される。ワードゲート共通接続部55(詳細を後に図示する)は、複数のワードゲート412のうち、2本のワードゲート412を共通接続する。複数のワード線50の各々は、複数のワード線接続部51によって、複数のワードゲート共通接続部55と接続される。

#### [0023]



複数のソース線80が第3配線層ALCとして、行方向Xに沿って形成されている。ソース線80は、例えば金属で形成することができる。また、複数のソース線拡散層SLDの各々は、基板414の表層にて、行方向Xに沿って延在形成されている。各ソース線拡散層SLDは、例えば基板414表面へイオン注入することにより形成される。複数のソース線80の各々は、複数のソース線接続部81によって、基板414上面の各ソース線拡散層SLDへ接続される。

# [0024]

複数のセレクト線70が第2配線層ALBとして、行方向Xに沿って形成されている。セレクト線70は例えば金属で形成することができる。また、複数のセレクトゲート411の各々は、基板414上に絶縁膜(例えば酸化シリコン膜)を介して、行方向Xに沿って延在形成されている。セレクトゲート411は、例えば導電体(ポリシリコン)で形成される。各セレクト線70には、複数のセレクトゲート接続部75(詳細は後に図示する)が形成されている。複数のセレクト線70の各々は、複数のセレクト線接続部71によって、複数のセレクトゲート接続部75と接続される。

### [0025]

複数のビット線60が第1配線層ALAとして、列方向Yに沿って形成されている。ビット線60は例えば金属で形成することができる。また、複数のビット線拡散層BLDの各々は、基板414の表層にて、行方向Xに沿って延在形成されている。各ビット線拡散層BLDは、例えば基板414表面へイオン注入することにより形成される。また、複数の素子分離領域900が各ビット線拡散層BLD内に形成されている。これにより、各ビット線拡散層BLDは電気的に絶縁された複数の領域に分割される。各ビット線拡散層BLDの分割された各領域にはビット線接続部61が形成されている。複数のビット線60の各々は、複数のビット線接続部61によって、基板414上面の各ビット線拡散層BLDへ接続される。

#### [0026]

図4~8は、図3のA-A断面、B-B断面、C-C断面、D-D断面、E-E断面のそれぞれについて示された図である。図4~8の横方向は、列方向Yと 同方向を表す。

#### [0027]

図4を参照してA-A断面を説明する。符号414は基板を表す。また、符号 I 1は第1絶縁層を表し、符号 I 2は第2絶縁層を表し、符号 I 3は第3絶縁層を表す。第1絶縁層 I 1には、複数のセレクトゲート接続部75(セレクトゲート411)及び複数のワードゲート412が形成されている。また、ワードゲート412と基板414との間には窒化膜417(例えばSiN)が形成されている。図4のように窒化膜417(例えばSiN)は、L字状(または逆L字状)に形成されても良い。セレクトゲート接続部75(セレクトゲート411)及びワードゲート412は導電体(例えばポリシリコン)で形成されている。基板414上には、複数のソース線拡散層 S L D 及び複数のビット線拡散層 B L D が形成されている。各ビット線拡散層 B L D が形成されている。各ビット線拡散層 B L D が表されている。各ビット線拡散層 B L D が表されている。各ビット線拡散層 B L D が形成されている。各ビット線拡散層 B L D は、各ビット線拡散層 B L D の列方向 Y での両端側に配置されている2つのメモリセル410に共用される。

#### [0028]

第2配線層ALBとして、複数のセレクト線70が形成されている。各セレクト線70は導電体(例えば金属)で形成されている。各セレクト線70は、それぞれの下層(第1絶縁層I1)に形成されているセレクトゲート接続部75(セレクトゲート411)へ、セレクト線接続部71により接続されている。第3配線層ALCとして、複数のソース線80及び複数のワード線50が形成されている。各ワード線50及び各ソース線80は、導電体(例えば金属)で形成されている。なお、以下の図において、同符号のものは、同様の意味を表す。

#### [0029]

次に図5を参照してB-B断面を説明する。基板414内には、複数の素子分離領域900及び複数のソース線拡散層SLDが形成されている。基板414内の各素子分離領域900及び各ソース線拡散層SLDの間には、素子分離領域900が絶縁体で形成されているため、チャネル領域が形成されない。第1絶縁層11には、複数の窒化膜417及び複数のワードゲート412が、図4と同様に

9/



形成され、さらに複数のセレクトゲート411が形成されている。第2配線層ALBとして、複数のセレクト線70が形成されている。第3配線層ALCとして、複数のワード線50及び複数のソース線70が形成されている。

#### [0030]

次に図6を参照してC-C断面を説明する。基板414内には、複数のビット線拡散層BLD及び複数のソース線拡散層SLDが形成されている。第1絶縁層I1には、複数のセレクトゲート411、複数のワードゲート412及び複数の窒化膜417が、図5と同様に形成されている。第1配線層ALAには、一本のビット線60が形成されている。ビット線60は、導電体(例えば金属)で形成することができる。このビット線60は、複数のビット線接続部61(ビット線60から基板414へ接続する接続部)により、基板414内の複数のビット線拡散層BLDに接続されている。第2配線層ALBとして、複数のセレクト線70が形成されている。第3配線層ALCとして、複数のワード線50及び複数のソース線80が形成されている。

#### [0031]

次に図7を参照してDーD断面を説明する。基板414内には、複数の素子分離領域900及び複数のソース線拡散層SLDが形成されている。第1絶縁層I1に形成されている2つのセレクトゲート411の下の基板414内に素子分離領域900が形成されている。各素子分離領域900の上部に形成されている2つのセレクトゲート411を、絶縁体(絶縁膜)を介して覆うように、窒化膜417は形成されている。さらに絶縁体(絶縁膜)を介して、窒化膜417を覆うようにワードゲート接続部55が形成されている。ワードゲート接続部55は、各素子分離領域900の上部に形成されている2つのセレクトゲート411の両側に形成されている各ワードゲート412を互いに接続する。ワードゲート接続部55は、導電体(例えばポリシリコン)で形成されている。各ワードゲート接続部55は、中下線接続部51が接続されている。ワード線接続部51は、導電体(例えば金属)で形成される。第3配線層ALCとして、複数のワード線50及び複数のソース線70が形成されている。複数のワード線50の各々は、各ワード線接続部51によって、第1絶縁層I1に形成されているワードゲート

接続部55へ接続される。

### [0032]

次に図8を参照してE-E断面を説明する。第3配線層ALCとして、複数のワード線50及び複数のソース線80が形成されている。複数のソース線80の各々は、複数のソース線接続部81のそれぞれ(ソース線80から基板414へ接続する接続部)により、基板414内の複数のソース線拡散層SLDに接続されている。ソース線接続部81は、導電体(例えば金属)で形成されている。

#### [0033]

上述されたメモリセル410の構成は一例であり、例えば、メモリセル410の窒化膜417は、セレクトゲート411及びワードゲート412の間に延在形成させなくてもよい。また、ワードゲート412の表面には、シリサイド(図示せず)を形成することができる。シリサイド(図示せず)として、例えばCoシリサイドまたはTiシリサイドを使用することができる。これによりワードゲート412の負荷抵抗値を下げることができる。

#### [0034]

### (動作説明)

本実施形態では、各メモリセル410へのアクセスは、メモリブロック400単位で行われる。つまり、メモリセル410を選択するためには、まず、メモリブロック400を選択し、その後メモリセル410を選択する。選択されたメモリセル410を選択メモリセルと呼ぶ。選択メモリセルを有するメモリブロック400を選択メモリブロック、それ以外のメモリブロック400を非選択メモリブロックと呼ぶ。

#### [0035]

複数のワード線50のうち、選択されたワード線50を選択ワード線、それ以外のワード線50を非選択ワード線と呼ぶ。複数のビット線60のうち、選択されたビット線60を選択ビット線、それ以外のビット線60を非選択ビット線と呼ぶ。複数のセレクト線70のうち、選択されたセレクト線70を選択セレクト線、それ以外のセレクト線70を非選択セレクト線と呼ぶ。複数のソース線80のうち、選択されたソース線80を選択ソース線、それ以外のソース線80を非

選択ソース線と呼ぶ。

### [0036]

また、非選択メモリブロック中のワード線50、ビット線60、セレクト線70及びソース線80は、すべての動作において、すべて非選択メモリブロック電圧(0V)に設定されている。以下に、図9を参照しながら、各動作(スタンバイ、リード、プログラム、イレーズ)を説明する。図9の点線で丸く囲まれた符号SMは、選択メモリセルを表す。また、符号USM及び符号A~Dは非選択メモリセルを表す。

#### [0037]

(スタンバイ)

各ワード線50はすべてスタンバイ用ワード電圧(0V)に設定される。各ビット線60はすべてスタンバイ用ビット電圧(0V)に設定される。各セレクト線70はすべてスタンバイ用セレクト電圧(0V)に設定される。また、各ソース線80はすべてスタンバイ用ソース電圧(0V)に設定される。

### [0038]

スタンバイ時は、メモリセルアレイ4000内(選択メモリブロック内及び非選択メモリブロック内)のすべてのメモリセル410は、上述のような電圧印加 状態にある。

#### [0039]

(リード)

図9の選択メモリセルSMに接続されたワード線50(選択ワード線)はリード用選択ワード電圧(電源電圧Vcc)にチャージアップされる。選択メモリブロック内の非選択ワード線はすべてリード用非選択ワード電圧(0V)に設定される。選択メモリセルSMに接続されたセレクト線70(選択セレクト線)はリード用選択セレクト電圧(電源電圧Vcc)にチャージアップされる。選択メモリブロック内の非選択セレクト線はすべてリード用非選択セレクト電圧(0V)に設定される。ソース線80を含むすべてのソース線80はすべてリード用選択ソース電圧(0V)に設定される。また、選択メモリセルに接続されているビット線50を

含む))はすべてリード用選択ビット電圧(Vsa、例えば電圧 1V)に設定される。その他のビット線 60 つまり選択メモリブロック中の非選択ビット線はすべてリード用非選択ビット電圧(0V)に設定される。また、選択メモリブロックの基板 414 にはリード用基板電圧(0V)が印加される。

# [0040]

前述のような電圧印加状態になると、選択メモリセルの両側にあるソース線拡散層 SLDとビット線拡散層 BLDの間のチャネル領域にチャネルが形成される。そして、選択メモリセルSMのワードゲート412はリード用選択ワード電圧(Vcc)にチャージアップされているので、チャネル領域に飛び出した電子はホットエレクトロンとなる。さらに、選択メモリセルSMのセレクトゲート411はリード用選択セレクト電圧(Vcc)にチャージアップされているので、ホットエレクトロンはセレクトゲート411側に引き寄せられる。このようにして、選択メモリセルSMの両側にあるソース線拡散層 SLDとビット線拡散層 BLDの間のチャネル領域に電流(IDS)が流れる。

### [0041]

メモリセル410のワードゲート412、ONO膜413、チャネル領域の3つの領域構造を、MOSトランジスタと見なすことができる。このとき、ONO膜413に電荷がトラップされている状態では、電荷がトラップされていない状態より閾値が高くなる。図10が前述の電荷の有無と、ソース線拡散層SLDとビット線拡散層BLDとの間に流れる電流についての相関関係を表した図である

#### [0042]

#### [0043]

この電流の大小を各ビット線60に配置されているセンスアンプ(図示せず)で読みとることで、選択メモリセルに保持されているデータを読みとることができる。

#### [0044]

以上が選択メモリセルに対してのデータ読み込み(リード)の原理である。なお、上述のリード動作は、フォワードリードである。つまり、ソース線拡散層SLDとビット線拡散層BLDとにおいて、プログラム時と同様にソース線拡散層SLDに高電圧を印加している。読み出し方法としてリバースリードを用いることも可能である。その場合、本実施形態でのソース線拡散層SLDとビット線拡散層BLDとのそれぞれに印加する電圧値が、お互い入れ替わることになる。

#### [0045]

以下の表1に、リード時の電圧印加状態(フォワードリード及びリバースリードについて)を示した。表1の非選択メモリセルは図9の非選択メモリセルUS Mを示し、表1の選択メモリセルは図9の選択メモリセルSMを示す。表1のセル内の数値または、Vccは電圧値を表している。符号WLはワード線50を示し、符号SGはセレクト線70を示す。また、符号SLはソース線80を示し、符号BLはビット線60を示す。なお、以下において、表1の符号と同符号のものは、表1の同符号のものと同じものを示す。

#### [0046]

#### 【表1】

	選択メモリブロック			非選択メモリブ
		非選択メモリセル	選択メモリセル	ロック
	WL	0 V	Vсс	0 V
フォワー	SG	0 V	Vсс	0 V
ドリード	SL	0	0 V	
	BL	0 V	Vsa	0 V
	WL	0 V	Vсс	0 V
リバース	SG	0 V	Vсс	0 V
リード	SL	Vсс		0 V
	ВL	0 V	V c c - V s a	0 V

表1の非選択ブロックは、スタンバイ時の状態と全く同じである。プログラム時と、イレーズ時も同様に、非選択ブロックは、スタンバイ時の状態と同じ状態

である。

## [0047]

なお、非選択メモリセルは、非選択メモリセルUSMを含めて、電圧印加状態に応じて5種類に分類できる。残りの4種類が、非選択メモリセルA~Dである。図9の非選択メモリセルAには、選択ワード線、選択ビット線、非選択セレクト線及び選択ソース線が接続されている。図9の非選択メモリセルBには、非選択ワード線、選択ビット線、非選択セレクト線及び選択ソース線が接続されている。図9の非選択メモリセルCには、選択ワード線、非選択ビット線、選択セレクト線及び選択ソース線が接続されている。図9の非選択メモリセルDには、選択ワード線、非選択ビット線、選択セレクト線及び選択ソース線が接続されている。図9の非選択メモリセルDには、選択ワード線、非選択ビット線、非選択セレクト線及び選択ソース線が接続されている。表2に非選択メモリセルA~Dについての電圧印加状態を示した。

#### [0048]

# 【表2】

<del></del>		非選択メモリセ	非選択メモリセ	非選択メモリ	非選択メモリ
		ルA	ルB	サ展がスモリ セルC	お選択メモリ セルD
フォワードリード	W L	Vcc	0 V	Vсс	Vсс
	S G	0 V	0 V	Vсс	0 V
	S L	0 V	0 V	0 V	0 V
	B L	Vsa	Vsa	0 V	0 V
リバースリード	W L	Vcc	0 V	Vсс	Vсс
	S G	0 V	0 V	Vсс	0 V
	S L	Vcc	Vсс	Vсс	Vсс
	B L	V c c - V s a	V c c - V s a	Vсс	Vсс

上述の原理から、選択メモリセルには、選択ワード線、選択ビット線、選択セレクト線及び選択ソース線が接続される必要がある。メモリセル410に一つでも非選択系の線(非選択ワード線、非選択ビット線、非選択セレクト線、非選択ソース線)が接続されている場合は、そのメモリセル410は非選択メモリセルである。

[0049]

(プログラム)

選択メモリセルSMに接続されているワード線50(選択ワード線)はプログラム用選択ワード電圧(5.5 V)にチャージアップされる。選択メモリブロック内の非選択ワード線はすべてプログラム用非選択ワード電圧(0 V)に設定されている。選択メモリセルSMに接続されたセレクト線70(選択セレクト線)はプログラム用選択セレクト電圧(1 V)にチャージアップされ、非選択セレクト線はすべてプログラム用非選択セレクト電圧(0 V)に設定される。選択メモリセルSMに接続されたソース線80(選択ソース線)はプログラム用選択ソース電圧(5 V)にチャージアップされ、非選択ソース線はすべてプログラム用非選択ソース電圧(0 V)に設定されている。また、選択メモリセルSMに接続されたビット線60(選択ビット線)はすべてプログラム用選択ビット電圧(0 V)に設定され、選択メモリブロック中の非選択ビット線はすべてプログラム用非選択ビット電圧(0 V)に設定され、選択メモリブロック中の非選択ビット線はすべてプログラム用非選択ビット電圧(0 V)に設定される。また、選択メモリブロックの基板414にはプログラム用基板電圧(0 V)が印加される。

(0050)

前述のような電圧印加状態になると、選択メモリセルの両側にあるソース線拡散層 SLDとビット線拡散層 BLDの間のチャネル領域にチャネルが形成される。そして、選択メモリセルSMのセレクトゲート 411はプログラム用選択セレクト電圧(1V)にチャージアップされているので、チャネル領域に飛び出した電子はホットエレクトロンとなる。さらに選択メモリセルのワードゲート 412はプログラム用選択ワード電圧(5.5V)にチャージアップされているので、ホットエレクトロンはワードゲート 412側に引き寄せられる。このとき、引き寄せられたホットエレクトロンは、ONO膜 413によりトラップされる。以上が選択メモリセルに対してのデータ書き込み(プログラム)の原理である。

[0051]

表3にプログラム時の電圧印加状態を示した。

[0052]

### 【表3】

•	選択メモリブロック			非選択メモリブ	
		非選択メモリセル	選択メモリセル	ロック	
プログラム	WL	0 V	5. 5 V	0 V	
	SG	0 V	1 V	0 V	
	SL	0 V	5 V	0 V	
	BL	V c c ·	0V	0 V	

表3の非選択メモリセルは、図7の非選択メモリセルUSMを示す。また、表3の選択メモリセルは、図7の選択メモリセルSMを示す。

# [0053]

リード動作と同様に、プログラム時にも非選択メモリセルには、5種類の電圧印加状態(非選択メモリセルUSM及び非選択メモリセルA~D)がある(図7参照)。この5つのうち、非選択メモリセルA~Dの電圧印加状態について表4に示した。

[0054]

# 【表4】

		非選択メモリ セルA	非選択メモリ セルB	非選択メモリ セルC	非選択メモリ セル D
プログラム	W L	5. 5 V	0 V	5. 5 V	5. 5 V
	S G	0 V	0 V	1 V	0 V
	S L	5 V	0 V	5 V	0 V
	B L	0 V	0 V	Vсс	Vсс

# (イレーズ)

イレーズは、選択メモリブロック内すべてのメモリセル410に対して行われる。つまり、選択メモリブロック内のすべてのメモリセル410が選択メモリセルとなる。選択メモリブロック内のすべてのワード線50は消去用ワード(-3 V)にチャージアップされている。選択メモリブロック内のすべてのセレクト線70は消去用セレクト電圧(0 V)に設定されている。また、選択メモリブロック内のすべてのソース線80は消去用ソース電圧(5 V)にチャージアップされている。さらに、選択メモリブロック内のすべてのビット線60は消去用ビット

電圧  $(0\ V)$  に設定される。また、選択メモリブロックの基板  $4\ 1\ 4$  には消去用基板電圧  $(0\ V)$  が印加される。

### [0055]

前述のような電圧印加状態になると、ソース線拡散層 SLDとビット線拡散層 BLDの間のチャネル領域にチャネルが形成される。ところが、選択ブロック内のメモリセル410の各ワードゲート412は消去用ワード電圧(-3V)にチャージアップされているので、各ワードゲート412とビット線拡散層 BLDの間に電界が生じる。その結果で生じたホットホールにより、ONO膜413にトラップされていた電荷(電子)を消去できるのである。

#### [0056]

表5にイレーズ時の電圧印加状態(ホットホールによる消去)を示した。

# [0057]

### 【表5】

	選択メモリブロック		非選択メモリブ	
		選択メモリセル	ロック	
イレーズ	WL	- 3 V	0 V	
	SG	0 V	0 V	
	SL	5 V	0 V	
	BL	0 V .	0 V	

本実施形態では、ホットホールによってデータ消去を行ったが、FN(Fowler -Norheim)消去という手法を用いることもできる。この手法の場合、選択メモリブロック内のすべてのワード線50はFN消去用ワード電圧(-8V)にチャージアップされている。選択メモリブロック内のすべてのセレクト線70はFN消去用セレクト電圧(0V)に設定されている。また、選択メモリブロック内のすべてのソース線80はフローティング状態、または、FN消去用ソース電圧(5V)に設定されている。さらに、選択メモリブロック内のすべてのビット線60は消去用ビット電圧(5V)に設定される。また、選択メモリブロックの基板414にはFN消去用基板電圧(5V)が印加される。FN消去は、FNトネリングを用いたものであり、ONO膜413に所定の電界(例えば電圧差15V)をかけると、ONO膜413内の電荷(電子)はトンネル効果によってONO膜413の外部へ放出されるという原理である。

#### [0058]

イレーズ動作時(ホットホールによる消去及びFN消去)の非選択メモリブロックについては、スタンバイ時と同様の電圧印加状態にある。

### [0059]

表6にイレーズ時の電圧印加状態 (FN消去)を示した。

[0060]

# 【表 6】

		選択メモリブロック	非選択メモリブ
		選択メモリセル	ロック
	WL	- 8 V	0 V
	SG	0 V	0 V
イレーズ	SL	5 V	0 V
	ВL	5 V	0 V
	Pwell	5 V	0 V

# (比較例との対比と効果)

図11は、第1比較例のレイアウト図である。第1比較例では、アクセススピードを向上させるために、複数のワードゲート接続部55がソース線拡散層SLD上に形成されている。ソース線拡散層SLDと各ワードゲート412がショートしないようにするため、ワードゲート接続部55の配置された場所の下の基板414内には素子分離領域900が配置される。素子分離領域900を複数設置するため、ソース線拡散層SLDには、複数の配線接続部(コンタクト)CNT2が設置されている。配線接続部(コンタクト)CNT2が多く設置されるほど、レイアウトサイズの増大に繋がる。

### [0061]

図3に示す本実施形態では、ビット線拡散層 B L D の上にワードゲート接続部 5 5 が設置されているので、ソース線拡散層 S L D は分離されることなく連続的 に行方向 X に沿って形成されている。したがって、配線接続部(コンタクト) C N T 2 を大幅に削減でき、レイアウトサイズの縮小が可能になる。

## [0062]

図12は、第2比較例のレイアウト図である。第2比較例では、第1比較例の素子分離領域900にかわって、クロスアンダー1000(図13参照)が設け

られている。クロスアンダー1000を各ワードゲート接続部55の設置場所に設けることで、ソース線拡散層SLD用の配線接続部(コンタクト)CNT2(図11参照)を削減している。ところが、クロスアンダー1000を設置すると、マスク数、プロセス工程数が増え製造工程が煩雑になってしまう。また、クロスアンダー1000は高抵抗なので、ソース線拡散層SLDの電圧効果を引き起こしてしまう。

### [0063]

本実施形態では、クロスアンダー1000を用いることなく、ソース線拡散層 SLDを行方向Xに沿って連続に形成できるので、上述のようなクロスアンダー1000特有の欠点を回避できる。つまり、本実施形態は、製造工程を煩雑にすることなく、半導体記憶装置のレイアウトサイズの縮小が可能なのである。

### [0064]

以上のようにして、本発明はレイアウト面積の小さい不揮発性半導体記憶装置 を提供できる。

### [0065]

本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。

#### 【図面の簡単な説明】

- 【図1】 本発明の一実施形態に係る全体図である。
- 【図2】 一実施形態に係るメモリブロックの一部を表す等価回路図である
- 【図3】 一実施形態に係るメモリブロックの一部を表す平面構造図である
- 【図4】 図3の断面構造の一部を表す断面構造図である。
- 【図5】 図3の断面構造の一部を表す他の断面構造図である。
- 【図6】 図3の断面構造の一部を表す他の断面構造図である。
- 【図7】 図3の断面構造の一部を表す他の断面構造図である。
- 【図8】 図3の断面構造の一部を表す他の断面構造図である。
- 【図9】 一実施形態に係るメモリブロックの一部を表す等価回路図である

出証特2003-3096773

0

- 【図10】 ONO膜内の電荷の有無と流れる電流の関係を表す図である。
- 【図11】 第1比較例に係るメモリブロックの平面構造図である。
- 【図12】 第2比較例に係るメモリブロックの平面構造図である。
- 【図13】 第2比較例に係るクロスアンダーの断面構造図である。


#### 【符号の説明】

5 0 ワード線、5 1 ワード線接続部、5 5 ワードゲート共通接続部、6 0 ビット線、6 1 ビット線接続部、7 0 セレクト線、7 1 セレクト線接続部、7 5 セレクトゲート接続部、8 0 ソース線、4 0 0 メモリブロック、4 1 0 メモリセル、4 1 1 セレクトゲート、4 1 2 ワードゲート、4 1 3 不揮発性メモリ素子(ONO膜)、4 1 4 基板、4 1 7 窒化膜、9 0 0 素子分離領域


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】




【図8】




【図9】







【図10】




【図11】



【図12】



【図13】



ページ: 1/E

【書類名】

要約書

【要約】

【課題】 レイアウトサイズの小さな不揮発性半導体記憶装置を提供すること。

【解決手段】 行方向X及び列方向Yに複数のメモリセル410が配設されて構成されたメモリセルアレイ4000は、前記行方向Xに沿って前記複数のメモリセル410を共通接続して連続形成されたソース線拡散層SLDと、ビット線拡散層BLDと、前記ビット線拡散層BLDを素子分離する素子分離領域900と、ワードゲート共通接続部55とを有し、前記複数のメモリセル410の各々は、ワードゲート412及びセレクトゲート411とを含み、前記列方向Yで隣り合う2本の前記ワードゲート412の間には、前記ビット線拡散層BLDが設けられ、前記ワードゲート共通接続部55は、前記素子分離領域900の上層にて、前記2本のワードゲート412同士を共通接続する。

【選択図】

図 3

# 特願2003-054449

# 出願人履歴情報

識別番号

[000002369]

1. 変更年月日 [変更理由]

住所氏名

1990年 8月20日

新規登録

東京都新宿区西新宿2丁目4番1号

セイコーエプソン株式会社